文章列表
联系我们 产品咨询

联系人:吴海丽
电话:0755-2349 0212
手机:157-1205-5037
邮箱:tel-sherry@foxmail.com
地址:广东省深圳市龙华新区民治街道向南四区松花大厦

3C-SiC满足制造低成本碳化硅MOSFET

作者:海飞乐技术 时间:2019-08-12 10:48

成本和性能
  当今在功率电子领域处于领先的商业化宽禁带技术,是基于在天然衬底上来外延生长4H-SiC材料。这种采用同质外延生长工艺所制备器件的工作电压可以覆盖非常广的范围,最高可达10kV。但是在每一应用领域对其性能、成本和市场规模方面都有着不同的需求。
 
  虽然SiC器件的销量在增加,但硅芯片仍然是功率半导体市场的主导。其中的一个原因就是在600V到1200V工作电压范围,SiC器件作为消费类应用在许多潜在的买家看来其价格还属过于昂贵,他们同样也担心这种器件还缺少兼容性的第二替代来源,而在购买硅器件时就不存在这种问题。
 
  使得产生相对较高成本的4H-SiC功率器件主要有两个方面的原因:100mm和150mm的4H-SiC衬底非常昂贵,因为它的晶锭生长是一个极耗电能的过程;由于SiC晶体是六方结构,它的器件工艺就非常昂贵和复杂。有一个好消息是并不一定要采用这种材料,因为还有一个更低成本的材料选择,即采用3C-SiC。关于这种结构SiC材料的报道最早是出现于20世纪90年代,日本的Hoya公司在努力降低它的成本方面一路领先,他们通过开发一种新的生长技术在Si衬底上制备了低缺陷密度的3C-SiC。
 
  但是,要在更大的Si晶圆上,例如在直径100mm或以上的Si晶圆上来采用这种工艺将会变得越来越困难。由于Si和SiC两个材料之间存在晶格失配,以及SiC与Si相比具有较高的热膨胀系数,这样在Si和SiC的界面上就会产生很大的拉应力。
 
  但是这个问题并没有阻碍研究者们对SIC MOSFET的期待,通过在小尺寸Si衬底上生长的3C-SiC可以制备出具有一系列性能优良的器件。在2002年研究报道中,工程师们表示这种器件甚至可以和当时性能最好的4H-SiC MOSFET相媲美,它能够明显降低栅极下方沟道的导通电阻。
 
  虽然,Hoya公司早期的进步并没有起到什么作用,由于这家日本公司不能生产出更大尺寸的晶圆,这导致了在这个领域研究的中止。但是英国的Anvil半导体公司团队对此重新起步进行研发。已经表明有可能来解决好在Si和3C-SiC界面的应力问题,使得这类器件的发展重新显现了一个很好的未来。

天然3C-SiC晶体的背散射谱 
图1。 卢瑟福背散射谱(RBS)是一种运用高能入射离子束,测量从晶体反射(背散射)离子的能量来评定晶体缺陷密度的方法。一个越完美的晶体就越能吸收离子,而晶体缺陷会对入射离子产生反射。在这种情况下,图中的蓝线表示的是我们天然3C-SiC晶体的背散射谱,通过用Al离子注入该晶体来人为地引入缺陷,其RBS离子计数就会急遽地增加(红线)。然而经过1250℃(深绿)或者1350℃(浅绿)退火后,RBS数据曲线表明缺陷已基本上恢复到未注入前的状态。而这种简单退火过程在4H-SiC中是完全无效的,证明了在这方面3C-SiC要比4H-SiC具有优势。
 
  为了开发这类MOSFET的商业化潜力,我们建立了100mm晶圆的生产工艺。这个工艺的关键部分包括采用了常规的划片道图形,用于划片工艺中来将晶圆上有源芯片相互分开,采用这种方法可以将应力扩展区的尺寸达到最小化,能形成一个有源应力的释放结构。
 
  这一图形技术包括了在外延生长之前就在划片道图形上形成SiO2网格,这就使得在划片道区域中所生长的任何SiC都是呈多晶态。典型的网格节距是2.5mm和5mm。由于在SiC器件中可以达到很高的电流密度,10A电流的垂直型器件结构可以由2.5mm边长的芯片来构成。由于n+型硅衬底的杂质向上扩散效应及其在界面上的附加掺杂效应,这些器件中Si/SiC界面上的电阻可以做到很低,将芯片层到12mm厚就足以构成1200V工作电压的晶体管。请注意这种应力释放技术的优点之一是通过图形设计上的改进,而与晶圆的直径大小无关,这就使得可以将我们的制造工艺扩展到更大尺寸的晶圆上,可以在多晶圆Aixtron反应器中进行生产。
 
  在我们外延工艺完成后进行了晶圆弯曲度分布测试,结果显示占到了整个面积70%的晶圆中心区域中其弯曲度为±50nm范围。我们用许多常用的表征技术,包括有AFM、TEM、SEM、XRD和阴极发光等技术来检查该范围中的外延层,表明它们的品质至少和Hoya公司工程师当时所生产的一样高。其部分原因是由于日本研究团队所观测到的一些晶体缺陷可以通过采用(100)离轴硅衬底的方法来避免,这也推动了一种台阶流( a step-fow)外延生长工艺的发展。
 
  通过使用这种技术,我们可以在硅晶圆上生长具有非常低缺陷密度的SiC,用此制备的器件至少可以达到500A/cm2的电流密度。尽管这种生长工艺会导致产生高度通常为8m的台阶,但通过化学机械抛光可以将表面粗糙度减小到0.5nm以下。
 
做到与硅工艺类似
  就外延生长后的工艺而言,3C-SiC要比4H-SiC具有更多的优势。由六方到四方晶体结构的转变可以简化离子注入的掺杂工艺,因为对3C-SiC中的损伤恢复要更容易些。而且,注入还可以在室温中进行,可以避免采用专门的高温下注入设备和复杂的硬掩模工艺。与此同时,恢复损伤只需要在1350℃下进行退火就可,从而保护了材料的表面。
 
  3C型材料与4H型材料相比,更容易在所形成的SiC MOSFET上制作最终的接触结构在3C-SiC上生长的栅氧层并不会遇到界面态问题,而在4H-SiC晶体管中由于会遇到这一问题而增加了它的导通电阻;3C-SiC材料更易与作为欧姆接触的金属产生化学反应,因此就没有必要使用在4H-SiC中需要极高的金属退火温度。上述这些的优点的最终结果是:硅上生长3C-SiC的MOSFET工艺流程与硅的DMOS工艺流程十分类似,只需要引入高温退火炉,就可以在标准的硅MOSFET生产线上来制造宽禁带晶体管。
 
  如果器件能在这个条件下实现量产,在硅衬底上生长3C-SiC来制造650V电压DMOS功率晶体管的过程就可以与超结硅MOSFET工艺十分相似。
3C-SiC器件在功率半导体市场中的主要应用机会 
图2. 3C-SiC器件在功率半导体市场中的主要应用机会
 
  3C结构SiC在封装和组装上的性能也要优于其同门兄弟4H结构。4H-SiC芯片的背面与封装或混合基板间的界面也是一个非常棘手问题,因为通常的背面金属化是某种类型的硅化镍,而不是采用组装的主流金属类型。更为糟糕的是这一背面接触需要高温工艺,因而它必须形成于晶圆前端工艺中的某一适当时间点上。明显与此相反的是,硅晶圆的背面是硅材料,因此我们可以使用任何类型的传统芯片粘接技术。这能使我们将直径100mm晶圆减薄到100μm,然后采用标准的金共晶焊工艺。
 
  我们的肖特基势垒二极管器件原型显示出了极好的材料品质,并且对其技术和工艺步骤实现了验证。这种器件有着完美的性能,不受SiC-Si界面效应的影响,有着很好的晶体质量,因而具有非常高的良率。
三个不同的p型体硅结构 
图3. 在MOSFET设计中基本要素是对导通传导电压和关闭阻断电压间进行协调。导通传导电压基本上是由p型体硅区和n型外延区边缘所形成的JFET结构所确定,而关闭阻断电压是由相同的p型体硅区边缘的电场增强状态来确定。这就需要调节这两个效应间的相互作用。这一模拟对650V器件进行了优化,展示了三个不同的p型体硅结构。该器件的电流密度为588A/cm-2,表明了这项技术所拥有的大电流能力,如果再考虑到增加接触面积等因素,一个能通过10A电流的MOSFET只需要一个4mm2面积的芯片就可。



上一篇:低温退火降低栅极界面陷阱的密度
下一篇:Si/SiC混并联结构主动温度控制

广东11选5走势图 湖北快3开奖 天津十一选五前三走势 荣鼎娱乐 上海时时乐 三分时时彩 上海时时乐 北京两步彩 五分时时彩 德国时时彩